这几天由于工作原因，有幸拜读《Practice Guide of SystemVerilog Assertion》。不得不说的是，这本书的原版写得很好，深入浅出地介绍了SVA的方方面面。但是中文翻译就不敢恭维了。举个例子，SVA里面的Assertion被翻译成“断言”，暂且不论此翻译是否得当，这里先要说书中另外一处翻译。（我估计的）原文说，如果收到req信号，arbiter就会“assert” gnt信号。这里的“assert”明明当作“引发，将……信号置为高电平”，但是书中却翻译成arbiter会引发一个gnt“断言”。
其实类似的让人摸不清头脑的翻译在科技书籍中屡见不鲜。比如说操作系统类的书中，Semaphore总被翻译成“信标量”或者“信号量”。但事实上Semaphore是一个资源锁（resource lock）。不论是“信标量”还是“信号量”都跟“资源锁”风马牛不相及。另外一个名词“Monitor”也是一样，被翻译成了“管程”，依旧是让人看不明白。
另外，很多技术性词汇都被人为地“缩略”了。比如说，如果我跟一个没读过大学教材但懂得编程的人说“形参”，他们也许听不懂我在说什么。但是我要是说“形式参数”，豁然开朗。
书，是用来传授知识的，不是用来猜谜的。如果一本书让一个读书人看不懂的话，那么这本书也就没有存在的必要了。值得一提的是，SVA那本书的译者还是某个八六三计划项目的领导，某某教授。对于这么一个连自己专业学术知识都表达不出来的教授，可想而知这个项目会怎么样。
我看，以后我还是读原文书籍吧。虽然，对于我来说，英语让我在认知上慢很多，但至少在理解上比这些不知所云的中文来的快多了。